/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
最新版本的modelsim是一个非常容易使用的仿真软件它有简单的页面和强大的功能。采用编译技术和TCL/Tk技术。是FPGA/ASIC设计必不可少的神器。非常好用。有兴趣的朋友不要错过。欢迎下载。
门拓的ModelSim是仿真软件业界最好的HDL语言。它可以提供友好的仿真环境,是单片机内核中唯一支持VHDL和Verilog混合仿真的模拟器。它采用直接优化编译技术、Tcl/Tk技术和单核模拟技术,编译模拟速度快,编译代码与平台无关,IP核保护方便,图形界面和用户界面个性化,为用户加快调试速度提供了有力手段。它是现场可编程门阵列/专用集成电路设计的首选仿真软件。
c和Tcl/Tk接口,c调试;
直接支持SystemC,和HDL任意混合;
支持SystemVerilog的设计功能;
对系统级描述语言最全面的支持,SystemVerilog,SystemC,PSL;
专用集成电路签署.
可以是行为级、RTL级和门级的代码,可以是单独的,也可以是同时的。
RTL和门级优化,局部编译结构,编译模拟速度快,跨平台、跨版本模拟;
单片内核VHDL和Verilog混合仿真;
源代码模板和助手,项目管理;
它集成了性能分析、波形比较、代码覆盖、数据流ChaseX、信号间谍、虚拟对象虚拟对象、内存窗口、断言窗口、显示信号值的源窗口、信号条件断点等多种调试功能;
1.统一的混合语言模拟引擎,使用方便,性能优异
2.支持Verilog,系统Verilog的设计,通过VHDL和SystemC对复杂的设计环境进行有效的验证
3.调试速度快,使用方便,调试环境多语言
4.高级代码覆盖和分析工具可以快速覆盖范围
5.交互式调试和模拟后调试是可用的,因此它们都使用相同的调试环境
6.强大的波形比较使分析差异和误差变得容易